O
oliralf
- Beiträge
- 157
Hallo
Stimmtdie Lösung zu der Aufgabe:
Entwerfen Sie ein einzelnes CMOS-Gatter für die Logikfunktion
Y = (A+C)·(B+D)·E .
Alle Literale stehen in positiver und negierter Form zur Verfügung.
1. Entwerfen Sie das passende NMOS Netzwerk.
2. Entwerfen Sie das passende PMOS Netzwerk.
3. Bestimmen Sie das W/L Verhältnis aller Transistoren so, dass das Gatter möglichst klein bleibt, aber mindestens so schnell wie ein Referenzinverter schaltet (NMOS 2/1, PMOS 5/1).
Lösung:
Aufgabe für NMOS (Nr.1 und Nr.3 )
https://s23.postimg.org/84hpm496v/Nmos1_6.jpg
Aufgabe zur PMOS (Nr.2 und Nr.3)
https://s18.postimg.org/6jvm0kcid/Pmos5_1.jpg
Danke
Stimmtdie Lösung zu der Aufgabe:
Entwerfen Sie ein einzelnes CMOS-Gatter für die Logikfunktion
Y = (A+C)·(B+D)·E .
Alle Literale stehen in positiver und negierter Form zur Verfügung.
1. Entwerfen Sie das passende NMOS Netzwerk.
2. Entwerfen Sie das passende PMOS Netzwerk.
3. Bestimmen Sie das W/L Verhältnis aller Transistoren so, dass das Gatter möglichst klein bleibt, aber mindestens so schnell wie ein Referenzinverter schaltet (NMOS 2/1, PMOS 5/1).
Lösung:
Aufgabe für NMOS (Nr.1 und Nr.3 )
https://s23.postimg.org/84hpm496v/Nmos1_6.jpg
Aufgabe zur PMOS (Nr.2 und Nr.3)
https://s18.postimg.org/6jvm0kcid/Pmos5_1.jpg
Danke